申港证券：电子行业研究周报：华为发布韬定律，存储景气延续

投资摘要： 每周一谈：华为发布韬定律存储景气延续 华为发布韬定律，将时间常数τ作为半导体性能优化的主要度量标准。根据芯智讯援引华为技术论文，华为提出摩尔定律的几何缩放带来的回报已趋于平缓，可以在堆栈的每一层（晶体管、电路、芯片、系统）定义一个特征时间常数τ，并将其缩减作为统一的优化目标和半导体演进的指导原则。τ=f(τ晶体管，τ电路，τ芯片，τ系统)，在每一层都有不同的机制可用于缩减τ：在晶体管层面通过迁移率增强、应变工程、高k金属栅极、GAA架构以及局部互连寄生R和C的减小来应对本征开关延迟，在电路层通过更低电阻率的导体、低k电介质，以及通过垂直集成缩短线长来应对信号路径上的RC传播延迟，在芯片层通过架构选择、流水线深度、内存层次结构和片上互连架构来应对计算和内存访问延迟，在系统层通过互连拓扑、协议栈和互连架构设计来应对端到端的消息传递和同步时间。LogicFolding将数字、模拟和存储电路分区到垂直堆叠的有源层中，关键路径上的门被分布到两个及更多垂直堆叠的有源层中，通过混合键合连接，逻辑折叠设计区别于传统2D、chiplet和3D堆叠。在麒麟2026上晶体管密度单代步进式地从15