×
>>
视频信息:不能播放?点击修复
  • 1.0 《计算机硬件系统设计》课程导学
  • 1.1 一小时玩转Logisim1
  • 1.1 一小时玩转Logisim2
  • 1.1 一小时玩转Logisim3
  • 1.1 一小时玩转Logisim4
  • 1.2 Logisim中的延迟与险象
  • 1.3 Logisim中的震荡现象
  • 1.4 Logisim常用组件库1
  • 1.4 Logisim常用组件库2
  • 1.4 Logisim常用组件库3
  • 1.4 Logisim常用组件库4
  • 1.4 Logisim常用组件库5
  • 1.5 Logisim新手实验(★★★)1
  • 1.5 Logisim新手实验(★★★)2
  • 1.6 Logisim作品秀《五级流水CPU+操作系统+应用程序》
  • 2.1 组合逻辑电路设计
  • 2.2 同步时序电路设计
  • 2.3 小型数字系统设计
  • 3.1 汉字编码实验1
  • 3.1 汉字编码实验2
  • 3.2 奇偶校验应用实验 RAID控制器(建设中)
  • 3.3 海明编码设计实验1
  • 3.3 海明编码设计实验2
  • 3.4 CRC编码设计实验
  • 3.5 编码流水传输实验1
  • 3.5 编码流水传输实验2
  • 4.1 运算器实验基本框架
  • 4.2 快速加法器实验
  • 4.3 32位ALU设计实验1
  • 4.3 32位ALU设计实验2
  • 4.4 阵列乘法器以及乘法流水线设计1
  • 4.4 阵列乘法器以及乘法流水线设计2
  • 4.4 阵列乘法器以及乘法流水线设计3
  • 4.4 阵列乘法器以及乘法流水线设计4
  • 4.5 原码一位乘法器设计
  • 4.6 补码一位乘法器设计
  • 5.1 存储系统实验框架
  • 5.2 汉字字库存储扩展实验
  • 5.3 MIPS RAM设计1
  • 5.3 MIPS RAM设计2
  • 5.4 MIPS寄存器文件设计
  • 5.5 Cache映射机制与逻辑实现1
  • 5.5 Cache映射机制与逻辑实现2
  • 5.5 Cache映射机制与逻辑实现3
  • 5.6 硬件cache机制设计设计实验
  • 6.1 单周期MIPS架构1
  • 6.1 单周期MIPS架构2
  • 6.2 多周期MIPS架构1
  • 6.2 多周期MIPS架构2
  • 6.3 单周期MIPS CPU设计(8条指令)
  • 6.4 多周期MIPS CPU微程序控制器设计
  • 6.5 多周期MIPS CPU硬布线控制器设计
  • 6.6 单周期MIPS CPU设计(24条指令)
  • 7.1 指令流水线基本概念
  • 7.2 理想指令流水线设计
  • 7.3 流水线分支相关处理
  • 7.4 流水线数据相关处理
  • 7.5 流水线高级调试技巧
  • 7.6 流水线重定向处理
  • 8.1 单总线MIPS CPU数据通路
  • 8.2 单总线MIPS CPU三级时序硬布线控制器原理
  • 8.3 单总线MIPS CPU现代时序硬布线控制器原理
  • 8.4 单总线MIPS CPU微程序控制器原理
  • 8.5 单总线MIPS CPU三级时序控制器实验
  • 8.6 单总线MIPS CPU现代时序控制器实验
  • 猜你喜欢
  • 视频介绍
  • 分集列表
  • 视频下载